'그룹미팅'에 해당되는 글 4건

  1. 2009.07.05 :: TDLS 2009 초록집
  2. 2009.01.18 :: 컴퓨터 프로세서 제조공정의 비밀
  3. 2008.04.21 :: 전도성 유리판 제작
  4. 2007.08.26 :: Compression Fitting 316SS 1/4"
그룹미팅/레이저 TDL 2009. 7. 5. 01:32

'그룹미팅 > 레이저 TDL' 카테고리의 다른 글

TDLS 2009 초록집  (0) 2009.07.05
Compression Fitting 316SS 1/4"  (0) 2007.08.26
posted by wizysl

댓글을 달아 주세요

그룹미팅/재료화학 2009. 1. 18. 21:30
  류재용 

 2009/01/07   

 컴퓨터 프로세서 제조공정의 비밀
 

 http://www.acrofan.com
 

 http://www.acrofan.com/ko-kr/commerce/content/20090105/0001010001
 

트 랜지스터는 초기의 전자 제품들에 사용되던 덩치 큰 진공관들을 대체하면서 전자 산업의 새로운 장을 열었다. 트랜지스터 덕분에 초창기의 거대한 전자 제품들은 점점 크기가 작아졌고, 지금은 주머니에 넣고 다녀도 불편하지 않을 정도까지 발전했다. 트랜지스터가 없었다면 지금 흔하게 가지고 다니는 휴대전화는 아직도 호신용 무기 대신으로 사용해도 어색하지 않을 크기를 가지고 있었을지도 모른다.

이 트랜지스터는 기존의 진공관의 대체 이외에도 다른 사용법이 존재한다. 여러 개의 트랜지스터를 하나의 기판에 집적하여 특정 기능을 수행하도록 하는 것, 즉 '집적회로'가 바로 그것이다. 이 집적회로의 발전형이 현재 우리가 쓰고 있는 프로세서들이다. 프로세서는 예전 건물 한 층을 가득 메우던 메인프레임의 성능을 책상 위의 작은 컴퓨터로 쓸 수 있게 해 주었고, 아직도 진화는 계속되고 있다.

더 작은 공간에 더 많은 트랜지스터를 집적하기 위해 반도체 제조사들은 무던히 노력해 왔다. 이런 노력은 역사상 유래가 없을 정도로 빠른 컴퓨터의 발전을 이루어 냈고, 이 속도는 점점 가속화되고 있다. 대표적인 노력으로는 제조 공정의 미세화가 있으며, 이 노력은 이제 물리적 한계에 도전하는 단계에 이르렀다.

왜? 공정을 미세화하는가?


▲ 작게 만들어야 많이 만들고, 많이 만들어야 많이 남는다. '당연한 경제원리'

현재 많은 선도적 반도체 제조업체들은 경쟁사보다 먼저 미세공정을 도입하고, 미세공정을 도입한 제품을 만들기 위해 많은 연구와 투자를 아끼지 않는다. 메모리 분야에서 삼성전자의 투자액은 상상을 초월하며, 비메모리 분야에서도 인텔(Intel)이나 IBM, AMD같은 업체들은 이 공정 전환을 위해 천문학적인 액수의 연구비와 시설투자비를 사용한다. 이 비용은 거의 고정적으로 투자된다.

그렇다면, 왜 공정을 미세화해야 되는가? 단순히 더 큰 용량의 메모리를 만들고, 더 많은 트랜지스터를 가진 프로세서를 만들기 위해서라면 공정 미세화는 별 필요가 없다. 단순히 칩 사이즈를 트랜지스터 사이즈에 비례해서 크게 만들면 되는 것이다. 하지만 현재 업체들은 회사의 사운을 걸고서까지 공정 전환에 집착하고 있는데, 그 이유는 몇 가지가 있다.

가장 직접적인 원인은 생산 비용이다. 공정 전환을 위해서는 천문학적인 비용이 필요하지만 그를 감수하면서 공정 전환을 하는 이유는, 반도체 산업이 ‘규모의 경제’가 적용되는 산업이기 때문이다. 즉, 대량 생산과 대량 판매가 전제된 상황에서의 산업이기 때문에 큰 비용을 들여서 공정을 전환하더라도, 제품당 단가가 더 내려갈 수 있다면 이는 장기적으로 볼 때 더 이득이다.

하나의 웨이퍼에서 기존의 공정이 40개 가량의 양품을 생산해 낼 수 있다고 하고, 새로운 공정에서 같은 제품이 50개 가량의 양품이 나올 수 있다고 한다면 이를 위해 천문학적인 액수를 투자할 지라도, 이 투자비용은 금방 회수된다. 반도체 시장은 주로 기업대 기업으로 이루어지며 거래 물량 역시 기본 천 단위에서 시작하는, 전형적인 규모의 경제가 지배하는 산업이기 때문이다.


▲ 옛날 '펜티엄'보다 요즘 '코어2 듀오'가 크기는 더 작다.

단위 면적당 집적 문제도 있다. 위에 언급한 비용 문제가 ‘같은 제품을 더 많이 생산할 수 있는’ 방법이라면, 이 문제는 ‘더 뛰어난 제품을 같은 수준의 생산량으로 만드는’ 방법이다. 같은 면적에 더 많은 트랜지스터를 집어 넣으려면 트랜지스터를 작게 만들어 집어넣어야 되고, 이는 제조 공정을 더 미세하게 함으로서 가능하다.

일반적으로 반도체 제조에는 실리콘 웨이퍼를 사용한다. 고성능 반도체에는 고도로 조절된 조성의 단결정 실리콘 웨이퍼를 사용하는데, 이 단결정 실리콘 웨이퍼는 크게 키우기가 쉽지 않다는 것이 단점이다. 현재는 기술의 발전으로 300mm 웨이퍼를 주로 사용하고 있고, 일반적인 반도체는 아무리 커도 대각선 길이 300mm 안에 들어가야 된다는 제약이 있다. 물론 실제로는 당연히 이보다 훨씬 작아야 한다.

더구나, 그 비싼 실리콘 웨이퍼 하나에 달랑 칩 한 개만 만들 수도 없는 노릇이다. 불량률과 제조 비용과 시간 등을 생각하면, 반도체는 더 높은 트랜지스터 집적도를 가지는 제품을 더 작게 만들어야 성능과 가격 두 가지를 잡을 수 있다는 결론이 나온다. 이를 위해서는 결국 더 미세화된 공정을 안정적으로 구현해야 하는 것이다.

공정 미세화의 부수적 효과로는, 마케팅 효과 또한 빼 놓을 수 없다. 최근엔 한 풀 꺾였지만, 몇 년 전까지만 해도 프로세서 업계의 가장 효과적인 마케팅 방법은 ‘클럭’이었다. 높은 클럭의 프로세서는 고성능과 기술력의 상징이었고, 이는 이제 공정 미세화로 옮겨가고 있다. 더 미세한 공정을 적용한 프로세서가 더 앞선 기술을 가진 프로세서라는 것은 마케팅 면에서 대단히 효과적인 설득 방법이다.

공정 미세화에 따라오는 어려움들


▲ 지금까지 공정 전환은 '물리법칙'과의 싸움이었다.

'공정 미세화'가 말처럼 쉬운 일이 아니다. 단순히 선폭을 줄이는 수준에서 해결된다면 사실 아무도 공정 미세화의 어려움을 논하지 않을 것이다. 단순히 선폭을 줄이는 것 그 이상의 문제가 있고, 이런 문제를 해결하려면 물리적, 전기적인 문제와 논리 구조의 문제까지 모두 생각해야 된다. 이는 절대 단순한 문제가 아니며, 모든 제조사가 모든 제품에 같은 공정을 쓸 수 없는 가장 직접적인 원인이기도 하다.

일단, 공정이 미세화 된다는 것은 회로 선폭이 준다는 말과 같다. 선폭이 줄어들면 또 회로 저항까지 바뀐다. 저항은 회로의 선폭에 반비례하기 때문이다. 저항이 바뀐다면 회로의 성질이 바뀌며, 최악의 상황에는 같은 회로를 다른 공정으로 제조해서 같은 조건으로 동작시켰을 때, 한 쪽이 동작하지 않는 경우도 생긴다. 이를 해결하기 위해서는 선폭의 변화에 따라 회로에도 대폭 수정이 가해져야 한다.

보통 제조사들은 공정이 변화할 때마다 새로운 제품을 출시하게 되는데, 그 이유는 어차피 기존의 회로를 그대로 사용할 수 없는 상황에서 좀 더 바꾸면 ‘기존의 제품을 대폭 업그레이드한’ 신제품이 나오는 탓이다. 위기를 기회로 바꾸는 이런 경우는 지금까지 반도체 제품들에서 흔히 볼 수 있었으며, 프로세서 업체들은 이 때 주로 캐시를 올리거나 새 기능을 추가하는 방법을 사용했다.

또한, 저항 문제 덕분에 프로세서 업체들은 전통적으로 사용하던 알루미늄 기반 배선을 구리 배선으로 바꾸기도 했다. 구리는 알루미늄에 비해 전기전도성이 월등하므로 저항 문제를 피해갈 수 있기 때문이다. 하지만 구리를 사용하면서 프로세서 제조 공정에서는 기본적인 환경이 대폭 바뀌게 되었는데, 알루미늄과 구리는 공정 도중에 필요로 하는 환경 조건이 완전히 다르기 때문이었다.


▲ 프로세서 공정이 미세화되고 고속화될수록 누설 전류가 '문제'로 부각된다.

공정 미세화는 선폭의 미세화 말고도 다른 의미가 있는데, 회로 도선간 간격이 줄어든다는 것이 그것이다. 회로 도선 간격은 최근 들어오면서 각 업체의 연구실에 많은 과제를 던졌다. 회로에 전기가 흐르면 주위에는 전기장이 형성되고, 이는 프로세서에도 예외가 아니다. 특히 미세한 회로에는 강한 저항과 함께 강력한 전기장이 형성되고, 이는 주위 도선에 영향을 미치게 된다.

이 전기장의 힘은 상상을 초월하는데, 간단히 계산해 보면 현재 45nm 공정에서 0.45V로 프로세서를 동작시킨다 해도 주위에는 하나의 도선당 100kV/cm 정도의 전기장이 걸린다. 현재 프로세서의 동작 전압은 인텔의 45nm 프로세서가 약 1.2V 전후이므로 최소한 저 계산치의 두 배 이상이 걸린다고 보면 된다. 실제 프로세서 내부의 전기적 상태는 ‘이보다 더 나쁠 수 없는’ 상태에 처해 있다.

이 전기장을 줄이기 위해서 방법은 두 가지이다. 도선의 폭을 넓히거나 전압을 줄이는 것이다. 하지만 도선의 폭은 이미 정해져 있으니 제대로 구동하기 위해서는 전압을 줄이는 방법밖에 없다. 저항 문제도 있으니 회로도 구동이 가능하도록 바꿔야 한다. 이런 노력의 결과, 공정이 바뀌면 전압이 낮아지고, 때에 따라서는 소비전력도 줄어들고 성능도 좋아지기도 한다.

여기서 잠깐. '소비전력이 줄어든다', '성능이 좋아진다'. 어디서 많이 들은 이야기다. 이는 엄밀히 따지자면 공정이 바뀌어서 이루어지는 것이 아니다. '공정이 바뀌기 때문에 소비전력이 낮아지고 성능이 좋아진다'는 건 아전인수격인 해설이다. 편의상 단순화되어 사용되는 표현이기는 하나, 과학적으로 이치를 따진다면 일반적으로 알고 있는 상식은 사실 틀린 것이다. 포인트는 '회로'다.

어쨋든. 최근에 문제가 되었던 누설 전류 또한 이런 상황에 맞물린다. 실리콘 기반의 게이트가 분명 이상적인 유전체이긴 했지만, 점점 작아지는 선폭과 점점 커지는 전기장을 버티기에는 한계가 온 것이다. 주위에 전기장이 없거나, 영향을 미치지 않을 정도로 작다면 이 유전체들은 몇백 GHz 이상도 버티지만, 주위의 환경이 워낙 열악하다 보니 당장 10GHz도 꿈 같은 것이 현실이다.

공정 미세화를 위해 극복해야 될 '소재'의 벽


▲ 'High-k' 소재는 반도체에 있어 새로운 도전이었다.

인텔과 IBM은 지난 2007년, 45nm 공정에서 하프늄(Hf)기반 산화물을 사용한 High-k 게이트를 사용한 칩을 발표했다. 인텔은 펜린 아키텍처에 들어오면서 이를 사용하기 시작했고, IBM 또한 공정 발표는 했다. NEC 또한 하프늄 베이스의 55nm 공정을 사용하고 있다.

이 High-k 소재의 사용은 단순히 새로운 공정 이상의 충격을 업계에, 그리고 학계에 던졌다. 예전부터 High-k 소재를 사용하려는 시도는 많았지만, 대량 생산되는 프로세서에 이 소재를 본격적으로 사용하기란 난관이 많았다.

학계에서는 애초에 가능한가에 대해 의문을 던지기도 했던 것이 사실이다. 아직도 많은 세라믹 소재 관련 학과에서는 이 High-k 소재가 프로세서에 사용된다는 것을 언급하지 않는 교수님들이 많이 있다.

일반적으로 이 High-k 소재는 고속으로 동작하는 프로세서에 사용하지 않는다고 알려져 있었다. 유전률 k가 높다는 것은 그만큼 전자를 안정적으로 많이 잡아둘 수 있다는 것이다. 이를 사용할 경우 Low-k 소재에 비해 같은 속도를 내려면 더 큰 전압을 걸어 주던가, 아니면 소재에 잡혀 느려지는 전자의 속도를 고려해야 한다. 이 문제 덕분에 High-k 소재는 고속 프로세서에서 사용이 어느 정도 금기시되었다.

하지만 지금은 상황이 바뀌었다. 기존에 사용하던 Low-k 실리콘 유전체는 두께도 1나노 수준으로 내려갔고, 주위 환경도 좋은 상황이 아니다. 유전체에 강한 전기적 힘을 걸어 주거나, 높은 온도나 진동(프로세서의 클럭은 진동의 개념이다)을 걸어 줄 경우에 유전체는 자신의 성질을 잃고 단순히 도체의 역할을 하게 되는데, 이는 주위에 높은 온도나 강한 전기장이 있을 경우 한계치가 급격히 낮아진다.

유전체가 한계에 다다르면, 더 이상 유전체는 제 역할을 하지 못하고, 전자를 그냥 보내게 된다. 이는 프로세서의 연산 오류와 함께, 발열이라는 형태로 나타난다. 연산 오류의 경우 에러 보정 방법을 통해 돌아 가는 방법이 가능하지만, 열역학 법칙에 따라 나오는 발열은 어찌할 도리가 없다. 덕분에 고클럭 프로세서는 그에 비례해 발열이 늘어난다. 이 부분은 예전 몇몇 프로세서로 익히 잘 보던 바다.

지금까지 쓰던 Low-k 기반 실리콘은 이제 한계다. 이미 그 한계는 90nm 공정을 사용한 프레스캇에서 보이기 시작했다. 인텔이 65nm 시더밀 코어를 통해서조차 만족스럽게 클럭을 높이지 못한 이유는 이 원인이 가장 크다고 본다. 이 한계 덕분에 인텔은 코어 클럭을 낮춘 대신, 코어의 논리적 효율을 높이는 방향으로 설계한 코어 아키텍처를 투입하면서 이 문제를 해결할 시간을 벌었다.

한편, High-k 소재는 기존의 실리콘 소재에 비해 다소 두꺼워졌다. 이는 분명 공정 미세화에 있어 걸림돌이다. 하지만 2nm 두꺼워지고, 누설 전류를 100배 감소시키고 한계 클럭을 대폭 상승시킬 수 있다면 High-k 소재를 사용하는 것이 당연한 선택이 된다. 그리고 실제로 이를 사용한 인텔이나 IBM은 이 증가한 유전체의 두께를 게이트 두께를 감소시켜서 해결하였다. 실제 패키지의 두께는 별 차이가 없다.


▲ '메탈 게이트'는 'High-k' 소재를 반도체에서 사용하기 위해 제시된 해결책이다.

High-k 소재를 사용하면서, 일단 유전체의 한계는 대폭 높아졌다. 같은 상황에서 약 60% 더 높은 클럭에서도 누설 전류가 거의 없이 동작이 가능했기 때문이다. 전자 속도 문제 또한 주위 상황으로 적당히 사용 가능한 구동 환경이 조성되므로 의도하지는 않았겠지만 여하튼 해결은 되었다. 하지만, 이를 사용하기 위해서는 하나를 더 바꾸어야 했고, 업체들은 메탈 소재의 게이트를 덧붙이기 시작했다.

메탈 게이트 또한 새롭게 시도되는 공정이다. 기존의 다결정 실리콘 대신 금속 게이트를 사용하는 이 방법은 High-k 유전체와 다결정 실리콘 게이트의 궁합이 그리 잘 맞지 않아서 대안으로 제시되었다. 다결정 실리콘 게이트의 경우 기존의 실리콘 유전체와는 좋은 조합이었지만, High-k 재료와는 그다지 좋은 조합이 아니었다.

일단, 다결정 실리콘 재료에서의 결정립계가 문제가 되었다. 일반적으로 이 결정립계는 각종 결함의 온상이 되는데, 이번에도 어김없이 이 문제가 발목을 잡았다. 유전체에서 게이트로, 혹은 게이트에서 유전체로 전자가 이동할 때 양쪽의 성질이 완전히 상반된다면 재료에 부담이 가해지고, 이는 흔히 '결함'이라는 형태로 나타난다.

또한 전자로 움직이는 프로세서에서 충분히 전자가 출입할 수 없다면 문제가 되는데, High-k와 실리콘 게이트의 조합에서는 문제가 나타났다. 흔히 전자가 느려진다는 표현을 사용하는데, 한번 들어가면 들어간 만큼 나오는 데 필요한 에너지를 얻는 시간이 길어지는 만큼 완전히 맞는 말도 아니지만 틀리다고도 할 수 없는 표현이다. 이런 문제는 High-k 재료를 지금까지 사용하기 힘들었던 이유이기도 했다.

이 문제를 해결하기 위한 방법이 '메탈 게이트'다. High-k 유전체에서 전자가 결정립계를 넘어 옮겨가는 과정에서 소재의 변환은 전자에 필요한 에너지 문제를 해결할 수 있었다. 특정 조성의 메탈 게이트를 써 전자가 다른 물질로 넘어가는 데 필요한 에너지 벽을 낮춘 것이다. 덕분에 느리다고 표현되는 전자 속도 또한 대폭 개선되었다.

'완벽한 소재'란 존재하지 않는다


▲ 둘 다 같은 칩으로 보이지만, 사실은 모두 다른 '한계치'를 지닌다.

오버클럭은 프로세서 업체에서는 그다지 권장하지 않는 사용법이다. 프로세서 권장 클럭 이상으로, 때로는 한계에 가깝게 고클럭으로 동작시키는 것은 상당한 위험이 따르는 방법이다. 이유는 위에서 설명한 대로다. 오버클럭을 위해 클럭을 올리고 전압을 올리는 만큼 프로세서 내부의 상황은 최악으로 치닫고, 설사 액체질소 쿨링을 동원해도 엄연한 한계에 부딪치는 것 또한 소재의 내구 한계 때문이다.

설왕설래하는 이야기로, 오버클럭 유저들 사이에서 '특정 기간에 생산된 특정 코드의 제품이 오버클럭이 잘 된다'는 말이 자주 나오고는 한다. 이 또한 소재와 관련이 있는 이야기이다. 제조 공정의 안정화 또한 영향이 있겠지만, 그 기간에 생산된 제품에 사용된 실리콘 소재의 품질 문제가 가장 직접적인 영향을 끼친다.

어느 재료든지 결함이 없는 재료는 없다. 아무리 정교하게 만든다 해도 결함이 없을 수는 없으며, 일반적으로 순도나 품질에 100%를 쓰지 않고 99.9% 콤마 몇자리를 언급하는 이유 또한 이것 때문이다. 어떤 재료든지 내재적인 결함은 존재하고, 이를 최대한 줄인 재료가 반도체 업계에서는 분명 대접받는다. 반도체 업계는 그 결함 하나에 울고 웃을 정도로 민감한 산업이기 때문이다.


▲ 있어야 할 자리에 없으면 '공공'(Pore), 없어야 할 자리에 있으면 '침입 원자 결함'이라고 한다.

소재에서 가장 흔한 결함으로는 '공공'(Pore)과 침입전자가 있다. 있어야 할 자리가 비면 '공공'이고 들어가지 말아야 할 자리에 하나가 더 들어가면 '침입'이 된다. 반도체는 고도로 조절된 조성에서 이 결함을 인위적으로 만들어서 전자의 이동을 ‘만들어 내는’ 것이다. 이 때는 어떤 원자를 어떤 자리에 집어넣느냐에 따라 성능이 달라지게 된다.

절연체나 유전체의 경우, 이런 재료들의 주 목적은 전자를 막는 것이다. 주위 환경이 아무리 좋지 않더라도 안정적인 성질이 나오기 위해서는 당연히 결함이 적을수록 좋으며, 반도체처럼 인위적으로 결함을 만드는 일 같은 건 하지 않는다. 하지만 결함이 없을 수는 없으며, 이 결함은 프로세서의 한계를 결정하는 열쇠가 된다.

유전체에서 내부에 결함이 없다면 전자의 흐름은 재료 전체에 대체적으로 균일하게 흐르게 된다. 이 경우에는 이론상 가능한 최대 성능을 볼 수 있다. 하지만, 결함이 없는 재료는 없고, 유전체에 어떤 식으로든 결함이 있다면 한계치는 대폭 감소하게 된다. 그리고 이는 결함의 수가 많을수록 계속 감소한다.

재료에 결함이 존재할 경우, 재료 내부에 작용하는 전기장은 더 이상 고르게 분포하지 않게 된다. 결함이 존재하는 곳 근처를 지나가는 전기장이 그 결함에 이끌려 집중되게 되며, 국부적으로 큰 힘을 받은 부분은 한계를 넘어 유전성질을 잃게 된다. 이 경우 그 유전체는 성능이 대폭 떨어지게 되며, 이는 결함이 많을수록 심하다.

주차에 따라 클럭의 한계치가 다른 이유는 여기에 있다. 당시 생산에 사용된 재료에 결함이 얼마나 존재하느냐에 따라 한계치는 달라지게 된다. 하지만 설사 오버클럭이 전혀 되지 않는다 해도 제조사에서는 문제될 게 없는데, 일단 최악의 상황에서도 보증 클럭은 정상적으로 돌아갈 정도로 제조할 수 있도록 재료 수급에 품질관리가 이루어지기 때문이다. 단지 사용자가 자신의 운을 탓해야 할 뿐이다.

프로세서는 '논리적'이면서 동시에 '물리적'이다


▲ 프로세서의 발전은 '물리학'과 '논리설계'가 함께 쓰는 역사다.

프로세서의 제조는 단순하지 않다. 지금까지 무어의 법칙이 지켜진 것은 상상 이상의 노력과 투자가 이루어졌기 때문이고, 지금까지 이어져 온 것만 하더라도 기적에 가까운 일일지도 모른다. 논리적인 성능을 향상시키기 위해 프로세서의 구조는 계속 변해 왔으며, 이는 앞으로도 계속 변해 갈 것이 확실하다.

물리적인 측면에서 지금까지 무어의 법칙은 기적에 가깝게 지켜져 왔다. 논리적인 측면보다 더 해결하기 어려운 물리적인 한계를 넘기 위한 노력은 눈물겨운 몸부림에 가까웠다. 바야흐로 공정은 나노 시대를 절반 이상 넘어왔으며, 더 이상 줄일 수 없을 벽에 가까워졌다. 전자를 사용한 2차원 설계의 반도체는 원자 수준의 크기에서 끝이 보이기 때문이다. 게다가 실제로는 그보다 훨씬 더 빨리 한계가 온다.

지금까지 많은 사람들이 프로세서의 논리적인 면에만 신경을 썼다. 하지만 물리적인 면을 들여다보면 프로세서의 물리적인 발전은 논리 회로의 발전에 뒤지지 않을 만큼 치열했고, 또한 극적이었다. 프로세서의 성능 향상을 위해서는 이 둘 모두 빼놓을 수 없는 요소들이다. 둘 중 하나가 없다면 프로세서는 물론이고 반도체 전체의 발전은 그냥 일장춘몽에 불과하다고 해도 과언이 아니다.

'그룹미팅 > 재료화학' 카테고리의 다른 글

컴퓨터 프로세서 제조공정의 비밀  (0) 2009.01.18
전도성 유리판 제작  (0) 2008.04.21
posted by wizysl

댓글을 달아 주세요

그룹미팅/재료화학 2008. 4. 21. 14:18

Building the Solar Cell requires a conductive glass plate which has been coated with Titanium Dioxide (TiO). Teachers may perform the coating of the glass plates, using the procedures described in the references at the end of this page.

Depositing the nanocrystalline TiO film requires the preparation of a solution containing commercial colloidal TiO powder, the masking of a cleaned conductive glass plate, and the application and distribution of the solution on the conductive glass plate, followed by the sintering of the resulting thin film layer. The following photographs illustrate the steps in this procedure.

Grinding Nanocrystalline TiO2 Powder  

Grinding Nanocrystalline Ti0 Degussa P25 Powder in mortar and pestle while adding solvent.

Spreading TiO2 solution with glass rod  

Using glass rod to spread Ti0 solution on masked conductive glass.

Firing TiO2 film  

Firing Ti0 film at tip of flame (450 degrees Centigrade) for 10-15 minutes. Staining with dye will take place after cooling. All of these procedures should not be attempted without the help and guidance of an adult who understands basic chemical safety practices.


For more information on the procedure, see:

  • Greg P. Smestad and Michael Gr�tzel, "Demonstrating Electron Transfer and Nanotechnology: A Natural Dye-Sensitized Nanocrystalline Energy Converter," Journal of Chemical Education, Vol. 75, pp 752-756, June 1998. See the online version of the abstract of this article, or download the 698K PDF file of the entire article. (Requires Adobe Acrobat reader - See Note.)

  • Greg P. Smestad, "Education and solar conversion: Demonstrating electron transfer", Solar Energy Materials and Solar Cells, Vol. 55, Pgs. 157-178, 1998. Download the 62K PDF file of the abstract of this article. (Requires Adobe Acrobat reader - See Note.)

  • N.J. Cherapy, G.P. Smestad, M. Gr�tzel and J.Z. Zhang, "Ultrafast Electron Injection: Implication for a photoelectrochemical Cell Utilizing an Anthocyanin Dye-Sensitized TiO Nanocrystalline Electrode," Journal of Physical Chemistry B, Vol. 101, No. 45, Pgs. 9342 - 9351, Nov. 6, 1997. Download a 540K PDF file of this document. (Requires Adobe Acrobat reader - See Note.)


Note: To read PDF files you will need the Adobe Acrobat reader, which can be downloaded free from the Adobe web site.


'그룹미팅 > 재료화학' 카테고리의 다른 글

컴퓨터 프로세서 제조공정의 비밀  (0) 2009.01.18
전도성 유리판 제작  (0) 2008.04.21
posted by wizysl

댓글을 달아 주세요

그룹미팅/레이저 TDL 2007. 8. 26. 21:32
cole parmer
Compression Fitting 316SS 1/4"

KH-31406-02

Compression Fitting, Straight Union, 316 SS, 1/4" OD
$11.75 / each  (USD)     In stock.


사용자 삽입 이미지

Compression fittings connect rigid tubing easily and withstand higher pressures than barbed fittings. Installation can be performed without special tools; however, PTFE® PFA fittings require a grooving tool to groove tubing or a high-pressure nut assembly for high-pressure applications—see page 286.

* 재질

White polypropylene (PP). Very good chemical resistance; withstand pressures to 220 psi. Temp range: 32 to 212°F (0 to 100°C). Include plastic grippers.

Black polypropylene (PP). Very good chemical resistance; withstand pressures to 300 psi. Temp range: 0 to 212°F (–17 to 100°C). Include stainless steel gripping rings.
KYNAR®. Excellent chemical resistance; withstand pressures to 220 psi. Temp range: –20 to 275°F (–29 to 135°C). Include plastic grippers.

CHEMFLUOR® PFA. Superior chemical resistance; withstand pressures to 135 psi. Temp range: 32 to 248°F (0 to 120°C). Include PFA ferrules and TEFZEL® nuts. Made from electronic-grade resin.

PTFE PFA. Superior chemical resistance; withstand pressures to 150 psi (40 psi without grooving tool). Temp range: up to 347°F (175°C). Include built-in ferrules.
Chemfluor® PTFE. Superior chemical resistance; withstand pressures to 105 psi. Temp range: –450 to 347°F (–268 to 175°C). Include Kel-F® nuts and Elast-O-Fluor® seals.

Brass. Good chemical resistance; withstand pressures to 400 psi. Temp range: –85 to 482°F (–65 to 250°C). Include brass ferrules; are UL-listed for use with flammable liquids; and meet ASA, ASME, and SAE (J512) standards.
316 SS. Very good chemical resistance. Temp range: –425 to 1200°F (–253 to 648°C). Ideal for chromatography applications—pressure limit depends on the tubing used, not the fitting. Include ferrules.
Note: Pressure ratings are for smaller tubing ODs at 77°F (25°C). Ratings decrease with increases in tubing OD or temperature.

[참고자료]
cole parmer on-line catalog
http://www.coleparmer.com/catalog/product_view.asp?sku=3140602&pfx=KH

'그룹미팅 > 레이저 TDL' 카테고리의 다른 글

TDLS 2009 초록집  (0) 2009.07.05
Compression Fitting 316SS 1/4"  (0) 2007.08.26
posted by wizysl

댓글을 달아 주세요